English Translation of Japanese Laid Open Patent No. 64-53460

Publication No. 64-53460 Publication Date: 3/1/1989

Title of Invention: MOS transistor

Application No. 62-209816

Application Date: 8/24/1987

Inventors: Hisao HAYSHI et al.

Applicant: SONY

SPECIFICATION

1. Title of Invention

MOS transistor

2. Claims

A MOS transistor having a pair of opposed gate electrodes with a semiconductor layer interposed therebetween, characterized in that said semiconductor layer is 100 nm or less in thickness, and one of gate insulating layers is thicker than the other.

3. Detailed Description of Invention

[Field of Industrial Use]

The present invention relates to a MOS transistor having a pair of gate electrodes with a semiconductor layer interposed therebetween.

[Summary of Invention]

In the present invention, in a MOS transistor having a pair of gate electrodes with a semiconductor layer interposed therebetween, the thickness of the semiconductor layer is 100 nm or less and one of the gate insulating layers is thicker than the other, thereby, a mobility can be made significantly increased without

changing a gate input capacitance.

[Prior Art]

In the prior art, in general, as a MOS transistor of this type, a both (dual) gate MOS is known, in which a thin film semiconductor layer of about 3000 to 5000 nm is interposed between a pair of opposed gate electrodes.

[Problem to be solved by Invention]

However, the mobility of the conventional MOS transistor of this type is called a surface mobility. As can be seen from the conduction band energy level Ec of the band diagram in Fig. 4, the band is bent, the channel as an electron path is localized and narrowed at the surface, causing a problem that the mobility μ is small due to the scattering of electrons on the free path.

Also, there was a problem that the gate electrode has a large input capacitance as compared with one MOS transistor, decreasing the device characteristics.

The present invention was created in view of these conventional problems and is aimed at obtaining a MOS transistor having a large mobility.

[Means for Solving the Problem]

In the present invention, a MOS transistor having a pair of opposed gate electrodes with a semiconductor layer interposed therebetween has constitutions that the thickness of said semiconductor layer is 100 nm or less and one of the gate insulating layers is thicker than the other.

[Effect]

Since the semiconductor layer is 100 nm or less, due to the mutual action of the pair of gate electrodes, the energy level Ec at the conduction band edge of the semiconductor layer is lowered and the channel is broadened. As a result, the scattering of free electrons on the free path of electrons is reduced and the mobility μ of the electrons is increased. Also, since one of the gate insulating layers is thicker than

the other, the input capacitance of one of the gate electrodes is reduced.

[Embodiment]

Hereafter, the MOS transistor of the present invention will be explained in detail in conduction with the embodiment shown in the figures.

Fig. 1 shows a schematic cross sectional view of the MOS transistor of this embodiment. The reference numeral 1 shows a MOS transistor. In the MOS transistor 1, a second gate electrode 3 made of polycrystalline silicon (Poly-Si) is over a quartz substrate 2. A gate insulating layer 4 made of SiO₂ is formed on an exposed surface of the quartz substrate 2 and the second gate electrode 3. An active layer 5 is formed as an ultra thin film (100 nm or less) on the gate insulating layer 4 over the second gate electrode 3. An N+ impurity is added by ion implantation to both side portions of the active layer 5 to form a source region 5A and a drain region 5B.

Further, over the active layer 5, a first gate electrode 7 made of polysilicon is formed via a gate insulating layer 6. Further, in the present invention, the distance between the active layer and the second gate electrode 3 is longer than the distance between the active layer 5 and the first gate electrode 7 so that the work function of the second gate electrode 3 is set small. Also, the second gate electrode 3 has a longer gate length than the first gate electrode 7.

In addition, the numeral 8 of the drawing is an insulating layer of SiO₂ as well as the gate insulating layer 6, and the numerals 9A and 9B are output electrodes formed of aluminum, which are connected to the source region 5A and the drain region 5B, respectively.

As stated above, the thickness of the active layer 5 is made 100 nm or less in this embodiment. Thus, it was confirmed that the mobility μ was significantly increased.

Fig. 2 shows a graph showing a relation between the film thickness of the active layer 5 and the drain current of the MOS transistor of this embodiment. In this graph, A is in the case of using only the first gate electrode 7. B is in the case of using the second gate electrode 3. and C is in the case of using both of the gate electrodes 7

and 3. When the thickness of the active layer 5 is smaller than 100 nm, the drain current of the curve C is larger than the sum of the values of the curves A and B. Namely, the current is larger than the sum of the respective currents flowing through the channel generated in the active layer 5 only by the first gate electrode 7 and flowing through the channel generated only by the second gate electrode 3. This means that the mobility μ is increased due to the interaction of electric fields between both electrodes 7 and 3.

Further, based on the band diagram of Fig. 3, in the MOS transistor of this embodiment, the line expressing the energy level Ec at the conduction band edge is made close to the Fermi level Er (shown as a broken line) and made flat, and thus, it is shown that the mobility μ and the mutual conductance gm are increased. Ei of Figs. 3 and 4 shows the center of the forbidden band.

Also, in the above embodiment, the second gate electrode 3 is made more distant from the active layer 5 as compared with the first gate electrode 7, and thus, the input capacitance is comparable with that of the conventional one having a single gate electrode.

Although the embodiment has been described in the above, various design variations are possible. For example, it is possible to increase the mobility μ in the same way as in the above embodiment even if the distance between the first gate electrode 7 and the active layer 5 (the thickness of the gate insulating layer 6) is the same as the distance between the second gate electrode 3 and the active layer 5 (the thickness of the gate insulating layer 4).

In addition, the active layer 5 is made of polysilicon in the above embodiment, it is of course possible to form with a single crystal one.

[Effect of Invention]

As is apparent from the above explanations, in the MOS transistor of the present invention, the thickness of the semiconductor layer interposed between a pair of electrodes is made 100 nm to achieve effects that it is possible to significantly increase the mobility u and a higher speed is expected in LSI or the like.

Also, the thickness of one of the gate insulating films is made thicker than the

other gate insulating film, whereby, an input capacitance of one side is made small and the mutual conductance gm can be made small.

4. Brief Description of Drawings

- Fig. 1 shows a cross section of the MOS transistor of the embodiment of the present invention;
- Fig. 2 is a graph showing a relation between the thickness of the active layer and the drain current of the embodiment;
- Fig. 3 is a band diagram showing the energy state of the MOS transistor of this embodiment; and
 - Fig. 4 is a band diagram showing the energy state of the prior art.
- 1: MOS transistor, 3 and 7: second and first gate electrodes, 5: active layer

(9 日本国特許庁(JP)

⑩ 特許出 關 公開

⑫ 公 開 特 許 公 報 (A)

昭64-53460

@Int_Cl_4

識別記号

厅内整理番号

❷公開 昭和64年(1989)3月1日

H 01 L 29/78

301

X-8422-5F

審査請求 未請求 発明の数 1 (全4頁)

③発明の名称

MOSトランジスタ

②特 顧 昭62-209816

❷出 顧 昭62(1987)8月24日

砂発 明 者 - 久 雄 林 ⑦発 明 者 根 岸 三千雄 野 隆 砂発 明 者 ⑦発 明 者 文 旭 大 砂発 明 者 林 司 Ш 母発 明 者 前 敏 一 孟 史 ②発 明 者 ソニー株式会社 ①出 関 人 弁理士 志賀 富士弥 かん 理人

東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

男 福音

し、発明の名称

MOSトランジスタ

2. 特許請求の孤盟

半導体層を挟んで対向する一対のゲート電腦を 有するMOSトランジスタにおいて、

前記半導体器の裏厚を100mm以下であり、 且つ一方のゲート機構圏が能方より厚いことを特 徴とするMOSトランジスタ。

3 発明の単細な説明

[産業上の利用分野]

本角明は、半導体圏を挟む一対のゲート電艦を 有するMOSトランジスタに関する。

[発明の概要]

本発明は、半導体圏を挟んで対向する一対のゲートで概を有するMOSトランジスタにおいて、 前記半導体層の積厚を100mm以下であり、 且つ一方のゲート絶縁層が他方より厚いことにより、 ゲート人力容量を変えずに移動度を著しく増加 させ得るようにしたものである。

[従来の技術]

従来、この種のMOSトランジスタとしては、一般に、3000~5000 nm程度の疎積半導体所を一対のゲート電優で挟んで対向するようにした、所謂両面ゲートMOSトランジスタが知られている。

[発明が解決しようとする問題点]

しかしながら、このような従来例のMOSトランジスタの移動度は表面移動度といわれ、第4回のパンド図の伝導帯滑エネルギー様位 Bcをみるとわかるように、パンドが曲がっており、電子の違り置であるチャネルが表面に振在して使くなっていて、電子の自由行程における仮乱が多いため、移動度 μ が小さいという問題点を有していた。

また、ゲート電極が一つのMOSトランジスター に比べて入力容祉が大きくそのためオ子特性を思 化する問題点を有していた。

本発明は、このような従来の問題点に着目して 創案されたものであって、移動度の大きいMOS トランジスタを得んとするものである。

[問題点を解決するための手段]

そこで、本発明は、半導体層を挟んで対向する一対のゲート電優を育するMOSトランジスタにおいて、前紀半導体層の順厚を100mm以下であり、且つ一方のゲート絶難器が他方より厚いことを、その構成としている。

[作用]

半収集が100nm以下であるため、一対のゲート電腦の相互作用により、半導体層の伝導者 端エネルギー単位 E c を下げて、チャネルを広く する。これにより、電子の自由行程における自由 電子の放乱を少なくし電子の移動度 u を大きくす る。また、一方のゲート地線層が他方より厚いた め、一方のゲート電腦側の入力容録を小さくする。

にあっては、活性母 5 と第 1 ゲート電係でとの距離よりも、活性器 5 と第 2 ゲート電係 3 との距離のほうが長くなっていて、第 2 ゲート電馬 3 の仕事関数が小さくなるように設定されている。また、第 2 ゲート電馬 3 のゲート長のほうが第 1 ゲート電馬 7 のゲート長よりも長くなっている。

なお、図中、8 はゲート絶縁層 6 と同様に 5 : 0 。でなる絶縁層であり、また、 9 A 、 9 B はアルミニウムで形成された取り出し電極であり、夫々、ソース領域 5 A 、ドレイン領域 5 B に接続されている。

本実施例にあっては、上述したように、活性図 5 の厚さを 1 0 0 m 以下にしたことにより、移 動理 μ が
ችしく大きくなることが確認された。

第2回は、本実施例のMOSトタンジスタにおける活性暦5の腹厚とドレイン電流との関係を示すグラフである。このグラフ中、Aは第1ゲート電極7のみを用いた場合、Bは第2ゲート電極3を用いた場合、Cは両ゲート電極7、3を用いた場合を示したものであり、活性超5の即さが10

[支座例]

以下、本角明に係るMOSトランジスタの詳細 を図面に示す実施例に基づいて返明する。

第1 図は本実施例に係るMOSトランジスタの 優略断面図であって、符号1 はMOSトランジスタ タを示している。このMOSトタンジスタ1において で第2 ゲート電振3 が形成されている。そして、 石英基板2 及び第2 ゲート電振3 の群型面には、 SIOrから成るゲート絶縁層4 が装置されている。 から成るゲート絶縁層4 が装置されている。 を3 上方には、多結品シリコンで半導体層である。 が6 を超薄数(100 a m以下)となるように に形成している。この活性層5 の両側部は N・形 不純物をイオン注入して、ソース領域5 A 及びド レイン領域5 B が形成されている。

さらに、活性避ちの上方には、SiO.でなる ゲート絶縁履らを介して、多結品シリコンでなる 第1ゲート電腦でを形成している。なお、本祭明

0 n m以下でCのドレイン電波がAとBの和より も大きくなっている。即ち、第1ゲート電極7の みにより、活性厨5に発生するチャネルと、第2 ゲート電極3のみにより発生するチャネルとを失 々波れる電波の和よりも大きい電波が流れており、 これは両電帳7、3の電界の相互作用によりチャ ネルの移動度 4 を増大していることを示している。

また、第3関に示すパンド関に依れば、本実施 例に係るMOSトタンジスタにおける伝導帯場エ ネルギー単位器Ecを扱わす線がフェルミ準位E。 (破額で示す)に近づき幽鶥が平坦になっており、 歩動度μ及び相互コンダクタンスα mを増加させ ていることを示している。第3関及び第4関にお けるBiは、禁制帯の中心を示している。

なお、上記曳進例にあっては、第2ゲート電紙3を第1ゲート電紙7に比較して新性屋5からの 距離を及くして、人力容量を小さく設定しており、 通常のゲート電紙が1つものと同程度の人力容量 にしている。

以上、実施例について説明したが、この他各種

持開昭64-53460 (3)

の数定変更が可能であり、例えば、第1ゲート式 権7から活性超5までの距離(ゲート機構度6の 厚さ)と、第2ゲート電振3から活性超5までの 距離までの距離(ゲート機能圏4の厚さ)とが同 じであっても、もちろん上記災施例と同様に移動 度μを増大することが出来る。

また、上紀度施例にあっては、活性間 5 を多納 思シリコンで形成したが、単結晶のものを形成し ても、もちろん良い。

[発明の効果]

以上の説明から明らかなように、本意明に係るMOSトタンジスタにあっては、一対のゲート電 低に換まれる単導体層の顧摩を100am以下に したことにより、移動度 4 を著しく増大すること が可能となり、例えばしSIなどの高速化を期す る効果がある。

また、一方のゲート絶縁脇の厚さを他方のゲート絶縁辺の厚さよりも厚くしたことにより、一方の入力容量を小さくし、かつ相互コンダクタンス

gmを小さくする効果がある。


4. 関西の簡単な益明


第1 関は、本発明に係るMOSトタンジスタの 支進例を示す新面図、第2 関は本実施例における 活性時の厚さードレイン電流の関係を示すグラフ、 第3 関は本実施例のMOSトタンジスタのエネル ギー状態を示すパンド図、第4 関は健来側のエネ ルギー状態を示すパンド図である。

1 … M O S トタンジスタ、 3 、 7 … 第 2 。 第 1 ゲート電艦、 5 … 活性器。


代理人 志 贯 富 士 引









治在者のほコード・ロンを出る間のほほす?97 対 の 図






4.1

番号照会





全文表示([®] テキスト ○ PDF)